文化大學機構典藏 CCUR:Items for Author
English  |  正體中文  |  简体中文  |  Items with full text/Total items : 46962/50828 (92%)
Visitors : 12448333      Online Users : 565
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
    •  Adv. Search
    Home ‧ Login ‧ Upload ‧ Help ‧ About ‧ Administer Goto mobile version

    Category

    Loading community tree, please wait....

    Year

    Loading year class tree, please wait....

    Items for Author "譚湘瑜" 

    Return to Browse by Author

    Showing 16 items.

    Collection Date Title Authors Bitstream
    [工學院] 學報-華岡工程學報 2012-06 針對金屬閘極TiN 堆疊不同厚度之電性探討 簡瑋志; 譚湘瑜
    [工學院] 學報-華岡工程學報 2008-06-01 以矽化鎳作為閘極金屬層用在奈米級CMOS元件之特性探討 陳人豪; 陳昱全; 陳書群; 劉立康; 鄭百勝; 林佩洵; 譚湘瑜
    [工學院] 學報-華岡工程學報 2008-06-01 閘極氧化層以鉿化合物取代二氧化矽之CMOS元件特性探討 陳蕙質; 陳思羽; 劉允中; 邱琦清; 朱明毅; 譚湘瑜
    [工學院] 學報-華岡工程學報 2006-06-01 對CMOS閘極氧化層線寬為130nm、90nm、65nm時的模擬與分析 陳宜澤; 馮舉威; 邱顯嘉; 胡峻諺; 謝宗原; 譚湘瑜
    [工學院] 學報-華岡工程學報 2005-06-01 Challenges and Performance Limitations of High-k and Oxynitride Dielectrics Materials for Low Power CMOS Applications 譚湘瑜; 劉宗慶
    [電機工程系] 研究計畫 2013-08 具有最佳熱穩定及電性穩定度的極薄高介電常數材料做為電容結構專用於記憶體元件之研究與製作 譚湘瑜
    [電機工程系] 研究計畫 利用3D模擬與製程技術製作最佳的氮化金屬與High-k閘極結構用於 CMOS 次 10奈米 譚湘瑜
    [電機工程系] 研究計畫 2009 控制深層氧陷阱之產生在Hf-based/Si閘極結構層之研究 譚湘瑜
    [電機工程系] 研究計畫 2008 針對介面原子晶格結構與能帶和諧度在 Ni-Fusi/HF-based/Si 閘極結構層之研究 譚湘瑜
    [電機工程系] 研究計畫 2007 利用I-V-T 和X光繞射技術用在堆積層 Ni-Fusi/HfO2 與 Ni-Fusi/SiO2 中針對介面特性之研究 譚湘瑜
    [電機工程系] 研究計畫 2005 完全矽化鎳做為閘極矽化金屬材料專用於CMOS 65奈米元件之研究 譚湘瑜
    [電機工程系] 期刊論文 2008 Physical and electrical characterization of Ni-Si Phase transformation Tan, S. Y.; Chen, Chih-Wei; Chen, I-Tse; Feng, Chu-Wei
    [電機工程系] 期刊論文 2008 Formation and simulation of a thermally stable NiSiFUSI gate electrode by a novel integration process Tan, S. Y.; Chiu, Hsien-Chia; Chen, Yi-Yang; Sung, C. L.
    [電機工程系] 期刊論文 2007 Electrical properties of pressure quenched silicon by thermal spraying Tan, S. Y.; Gambino, R. J.; Sampath, S.; Herman, H.
    [電機工程系] 期刊論文 2007 Challenges and performance limitations of high-k and oxynitride gate dielectrics for 90/65 nm CMOS technology Tan, S. Y.
    [電機工程系] 期刊論文 2007 A thermally robust Ni-FUSI process using in 65 nm CMOS technology Tan, S. Y.; Sung, C. L.; Wu, W. F.

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback