VLSI Architecture Design of a High Performance Clustering Analyzer

文化大學機構典藏 CCUR > 理工學院 > 工學院 > 工學院 > 學報-華岡工程學報 > Item 987654321/28799

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: https://irlib.pccu.edu.tw/handle/987654321/28799

题名:	VLSI Architecture Design of a High Performance Clustering Analyzer 高效能聚類分析之架構設計
其它题名:	串列輸入聚類分析之VLSI架構
作者:	賴茂富
贡献者:	華岡工程學報
关键词:	聚類分析平行處理
日期:	1997-06
上传时间:	2014-11-04 13:58:56 (UTC+8)
摘要:	聚類分析通常使用在影像處理與標形辨識，本文提出一種新的VLSI架構，以提高聚類分析處理速度，並大量減少電路之複雜度，故利用此種新的方法，可以實現高效能聚類分析之VLSI設計。 Clustering analysis is an important technique in image processing and pattern recognition. The squared-error clustering algorithm is the most well-known method in clustering analysis Recent progress in VLSI technology stimulates the idea to implement the squared-error clustering algorithm by hardware for high speed application. This paper presents a high performance VLSI architecture for the squared-error clustering algorithm. The architecture can reduces the huge number of processing elements which are required by other architectures. In addition, the time complexity of our architecture is lower than other architectures. The VLSI implementation for high performance clustering analyzers can be realized with considerately less circuit complexity based on this novel architecture.
關聯:	華岡工程學報； 11 期 (1997 / 06 / 01) ， P23 - 32
显示于类别:	[工學院] 學報-華岡工程學報

文件中的档案:

档案	描述	大小	格式	浏览次数
index.html		0Kb	HTML	219	检视/开启

检视Licence

在CCUR中所有的数据项都受到原著作权保护.