English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 47249/51115 (92%)
造訪人次 : 14069512      線上人數 : 356
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧:
  • 您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
  • 進階搜尋
    主頁登入上傳說明關於CCUR管理 到手機版


    請使用永久網址來引用或連結此文件: https://irlib.pccu.edu.tw/handle/987654321/22039


    題名: 先進加密標準(AES)矽智財之實現
    其他題名: The Silicon IP Implementation issue of Advanced Encryption Standard (AES)
    作者: 陳松彬
    廖偉廷
    李逸中
    劉宗慶
    貢獻者: 工學院
    日期: 2006-06-01
    上傳時間: 2012-04-18 14:54:21 (UTC+8)
    摘要: 我們根據美國國家標準局於2002年5月26日所發佈之Rijndael先進加密標準(AES),針對該演算法分析與模擬後,再嘗試實體化。我們使用Modelsim發展Verilog RTL code,並用FPGA驗證,並探討速度最佳化。旨在設計一小硬體面積與高資料運算量之AES矽智財,即AES之硬體電路設計。在小硬體面積方面將從構成AES之關鍵要件S-box著手,本研究亦將嘗試設計一新電路架構以取代使用唯讀記憶體與隨機存取記憶體之方式以節省硬體耗用量。在高資料運算速度方面則使用管線化之硬體架構以縮短對資料作加密與解密的時間。最後則選用FPGA作為實現本設計之平台。

    This paper deals with the algorithm analysis and implementation issue of the AES (Advanced Encryption Standard) used in the network security of modern communication systems, such as internet (intranet) and iTV systems. In detail, we use Matlab to simulate the Rijndael AES algorithm which has been selected to be the standard by NIST in the year 2002 among the five candidates and also perform the possible FPGA and hardware design analysis on implementation of a prototype AES chip.
    關聯: 華岡工程學報 20期 p.49 -53
    顯示於類別:[工學院] 學報-華岡工程學報

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML258檢視/開啟


    在CCUR中所有的資料項目都受到原著作權保護.


    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋